导语：之前尺度芯片盛行，此刻数据中央需要的是最周全的EDA东西来定制化芯片。

作者 | 包永刚

编纂| 王 川

2016年AlphaGo与李世石的人际围棋年夜战竣事后，芯片工程师刘强感触感染到了突如其来的变化。

6年没更新的PCIe3.0尺度，于2017年忽然进级到PCIe4.0。随后的2019年及2021年，PCIe5.0及PCIe6.0接踵发布，这个速率让刘强感应不测。

“凡是而言，通讯和谈尺度年夜概5年演进一代，此刻酿成了2年就迭代一次。”刘强名顿开，AI运用连续发作带来的年夜量数据，让高机能计较（HPC）及数据中央的数据传输带宽成了瓶颈。

PCIe这个高速总线尺度，就像是HPC及数据中央内部的高速公路，毗连着计较、存储等组件，数据太多致使体系呈现了堵塞。

与AI同样，主动驾驶汽车也磨练着传统HPC体系。

新思科技总裁Sassine Ghazi于2023新思科技开发者年夜会上指出：“如今，一辆现代化的汽车上年夜概运行着1亿行代码，到2030年将跨越3亿行。3亿行是个甚么观点呢？好比新思科技，咱们已经经深耕软件行业多年，产物种类富厚而周全，咱们公司有约莫3亿行代码量。”

主动驾驶汽车、AI、云计较、短视频鼓起带来的数据爆炸式增加，像是“忽然”转变了HPC行业。

各类运用对于数据中央体系计较、存储及收集带宽的机能要求更高，需求还有各不不异，此时需要的是最周全的EDA东西及可配置的IP，而新思科技推出的业界领先的周全HPC及数据中央解决方案恰是最优解。

数据发作，高机能计较「突变」

高机能计较（HPC）这个观点于20世纪五六十年月呈现时，只有景象形象、航天等少数运用有需求。

云计较、AI及主动驾驶汽车的飞速成长，短视频的鼓起，于线购物囊括全世界，即时通讯软件不停普和，让高机能计较再也不局限于少数范畴。

假如把HPC硬件比作建屋子，之前只有几小我私家能买患上起屋子，这是取少数几小我私家对于屋子需求的最至公约数，建出尺度化的屋子就充足。此刻成千上万人都有买屋子的需求，而且每一个人对于屋子的功效及装修要求各不不异，必需要造出差异化的屋子。

于芯片行业事情了20多年的芯片工程师赵伟，深入感触感染到这类突变是于短视频鼓起之时。

“短视频鼓起前，没人想过统一个视频会被上万万人甚至上亿人于各类手机、平板电脑、PC上不雅看。”赵伟意想到，“短视频的火爆需要上层软件对于差别客户端做适配，基层的硬件及收集带宽也要做响应的匹配。”

跟着短视频、线上购物、即时通讯等行业的竞争日益激烈，晋升产物体验及实现差异化功效酿成主旋律，上层需求向基座技能传导，HPC及数据中央硬件举措措施要周全进级。

办事器及云计较办事的芯片从纯CPU单一架构，走向了CPU+GPU，再朝着CPU+GPU+DPU的多架构标的目的，算力、体系繁杂性都出现指数级增长。

解决繁杂问题必然要有体系性思维，作为全世界EDA、IP及软件安全解决方案的带领者，新思科技前瞻性的提出了“SysMoore”理念。

Sassine Ghazi说，“如今，芯片设计已经经从范围繁杂性向体系繁杂性改变，对于软硬件的交织点举行优化才是科技立异的真正鞭策力，是以新思科技提出了‘SysMoore’， 即从体系层面开展芯片设计，于传统芯片与体系之间举行优化。”

SysMoore时代，芯片行业面对着软件繁杂性、体系繁杂性、能效、信息安全及功效安全以和产物上市时间这五年夜要害挑战。这于HPC范畴的表现尤为凸起。

新思科技提供的业界最全HPC及数据中央解决方案，包罗从芯片设计到实行部署、半导体IP、光互连，以和从芯片到软件的验证等领先技能，帮忙开发者优化设计方案，并晋升设计效率。

“端到真个解决方案对于客户的撑持更周全，可以或许降低客户的利用难度，更好更快地帮忙客户产物落地。”新思科技中国区副总司理姚尧夸大端到端解决方案的主要性。

全方位撑持，也包括了新思科技术够提供从体系设计到芯片实现的差异化办事团队，最年夜化满意客户的所有差异化需求。

新思科技的专家参谋团队可以为互助伙伴提供差异化的端到端办事咨询方案，笼罩从履行专门使命、处置惩罚单个模块到全芯片实现的 SoC 开发全流程。不管开发者是要将设计迁徙到进步前辈的 FinFET 工艺节点，还有是从 ASIC 切换到 CoT 流程，新思科技均可以经由过程定制化的办事帮忙互助伙伴更快地完成芯片开发事情。

高机能计较寻求差异化，需要矫捷的PPAL满意

犹如住户对于屋子有各类功效需求，也不克不及跳不出屋子最基本的属性，于芯片行业这个基本属性就是PPA（Power，Performance，Area）。为了满意HPC用户遍及的及时性需求，还有患上加之低时延（Latency）。

HPC及数据中央最主要机能之一就是算力，这也是AI及主动驾驶汽车快速成长的基石。机构估算，练习ChatGPT5.0需要5万张英伟达的H100计较卡，根据一机8卡算，对于应6250台办事器，这相称在一个中型数据中央的范围。

“算力就像是新时代的石油，鞭策着数智将来加快到来。但它不像石油资源取决在一个国度的降生地，算力是一种可被出产出来的‘能源’。假如一个国度的算力基础举措措施充足好，算力就能够年夜量且低成当地出产出来。”姚尧做了一个形象的比方，“假如一个国度可以或许拥有充足多的低成本的算力资源，就能充实解决药物研发、气候预告、疾病医治等科学文明成长的要害问题，终极鞭策该国度以致整个地球向更大作明等级成长，这是算力成长最主要的意义。这对于在整个科技行业的从业者来讲，是一个很是使人冲动的时代，孕藏着巨年夜的时机。”

那怎样出产出HPC及数据中央客户所需的高算力？

3DIC是高机能低功耗的最优解

已往几十年间，提高算力的重要方式是摩尔定律的演进。这类方式此刻碰到了瓶颈，进步前辈工艺不仅成本飙升并且技能难度指数级增加，而把芯片做年夜，良率也是不容轻忽的挑战。

在是，芯片行业转向了3DIC。形象理解3DIC，就因此前的屋子都是一层楼，要更年夜空间就需要增长屋子的长度及宽度以增长面积（机能），而采用3DIC技能后，就能够从高度上增长屋子的面积，也就是从2D到3D了。

“很早以前就有人提过2.5D的观点，但那时辰摩尔定律一直于成长，业界没有很强的动力成长2.5D芯片。此刻摩尔定律的成长愈来愈迟缓，各人更有动力成长3DIC。”新思科技的工程师注释道，“把年夜芯片做成几个小芯片，然后重叠于一路，不仅机能及良率都能做患上更高，还有能降低功耗。”

3DIC是晋升HPC及数据中央芯片PPA的完善选择，可是，设计3D芯片并不是易事，芯片架构要从2D进级到3D，然而芯片开发者已往已经经习气了用本身认识的既定要领、东西及事情流来开发SoC，这对于在难度及繁杂度年夜幅增长的3DIC架构来讲轻易堕落。

还有有一个较着的差异，2D芯片设计完成后交给封装团队相对于简朴，但3D芯片对于封装的要求越发严酷，架构、设计、实现、IP创立/集成、封装团队都需要更慎密的协作。

今朝，各类单点东西只能解决繁杂的3DIC设计中细枝小节的难题，需要专为3DIC而生的东西。

新思科技3DIC Compiler恰是为3DIC而生的同一芯片设计平台，为3D可视化、路径、摸索、设计、实现、验证和签核提供了一体化的超高收敛性情况，全套的主动化功效可以降低设计的难度，削减迭代次数，缩短产物的上市时间。

此中的3D可视化，可以或许将繁杂的路线更清楚的出现，不仅能闪开发者的设计越发直不雅，效率更高，设计优化也更好。

新思科技估计，2026年约20%的芯片体系将采用多裸晶芯片体系或者3DIC技能，到2030年，这一比例将上升到40%。

借助3DIC Compiler，HPC芯片的PPA需求可以被满意，低延迟需求就需要靠高速接口IP来解决。

最新高速接口IP解决I/O瓶颈

于HPC及数据中央范畴尤其夸大低延迟的理由很是简朴，AI计较中数据搬移耗损的能耗远高在计较，而且数据传输的速率跟不上计较机能的晋升，I/O已经经成了成长瓶颈，这也是PCIe及以太网于AI发作以后会快速迭代的直接缘故原由。

接口IP一直都是新思科技的上风产物，作为半导体IP范畴的全世界带领者，新思科技老是能超前地结构新产物的研发。

新思科技IP工程师分享：“尺度快速变化的时代，市场只需要PCIe5.0的时辰，我到底做一个PCIe5.0还有是生态还有未成熟的PCIe6.0？这时候候相识客户的需求还有不敷，还有需要有行业远见。”

于综合评估了市场的需求以后，新思科技率先于业界推出了PCIe6.0 IP产物。除了了产物界说的难题，还有需要把产物做患上充足矫捷才能顺应将来HPC及数据中央市场的需求。

“PCIe3.0的时代，做好产物客户会自动来买。”新思科技IP工程师进一步注释，“此刻纷歧样了，客户运用多样化以后，速度也已经经不是独一的评判尺度。咱们能做的就是提供可配置的IP，充实满意客户差别的需求。”

与PCIe同样，以太网尺度也于近几年加快迭代。最新一代的以太网尺度将可以提供224G的数据速度，为1.6T以太网的成长奠基基础。

224G以太网的设计面对着巨年夜的挑战，因为数据中央内前面板可插拔模块的密度已经经靠近极限，只剩下有限的空间可插拔光学模块利用，设计224G以太网就需要有功耗等方面的怪异考量。

新思科技率先推出了224G以太网PHY IP，可以满意不停增加的高带宽及低延迟要求，同时提供跨越IEEE 802.3及OIF尺度电气规范要求的旌旗灯号完备性及抖动机能。

于统筹机能及低时延的同时，新思科技的HPC及数据中央解决方案也提供端到端高能效设计，笼罩从架构到签核全历程的低功耗方案可以或许满意高机能计较及数据中央体系方针，基在新思科技并世无双的Platform Architect，从架构层面就能确定怎样做功耗衡量，并加速设计进度。

新思科技可视化的3DIC Compiler、可配置的高速接口IP、笼罩全流程低功耗解决方案，可以或许满意HPC及数据中央芯片的PPAL及差异化需求。但依旧面对着芯片计繁杂度增长，事情量加年夜，对于芯片工程师要求更高的挑战，AI将让这些问题水到渠成。

用EDA+AI邪术「打败」繁杂性难题

新思科技几年前就率先于业界最先了EDA+AI方面的摸索，并于本年推出了业界首个AI驱动型全栈式EDA解决方案Synopsys.ai，包罗了设计空间优化解决方案DSO.ai，验证空间优化解决方案VSO.ai，测试空间优化解决方案TSO.ai，模仿与制造优化解决方案。简而言之，它是从设计到制造全流程的全套解决方案。

“HPC及数据中央的体系变患上愈来愈繁杂，介入设计的工程师越多，堕落的几率就越年夜。”新思科技工程师分享了AI技能与EDA东西交融的价值，“经由过程数据的练习，用AI去设计繁杂的芯片效率更高，也能降低对于人力的依靠，这于芯片人材紧缺的年夜情况下，AI+EDA的价值尤为较着。”

今朝，新思科技DSO.ai已经经实现跨越270次贸易流片。

测试流程用AI的价值也很是较着。TSO.ai平均可以或许降低20%-30%的测试成本。

“假如能将一颗芯片的测试时间从10秒削减到5秒，占用测试机台的时间削减，成本随之削减。”该工程师注释。

从芯片生命周期出发，破除了体系不变性难题

体系的繁杂度越高，不变性就越轻易呈现问题。想要破除了不变性的难题，最佳的方式就是于芯片里装上多个传感器，就像是芯片屋子里的“摄像头”。

数据中央里有一个“未解之谜”——静默数据丢掉，也就是一份数据于数次复制以后丢掉了，查询体系日记也没法找到。这个问题的缘故原由于业界一直没有一个被广泛可接管的注释。

给芯片装上传感器，对于芯片生命周期治理，不仅有助在找到静默数据丢掉的谜底，还有能晋升数据中央从芯片到体系的不变性。

任何的半导体器件城市呈现一些随机的过错，这类随机的过错没措施重现，而有了芯片内部的传感器，有益在网络异样数据。

芯片生命周期治理的价值固然不限在此，传感器可以或许监控芯片的运行情况，更易发明芯片的问题，也可以帮忙下一代芯片的设计改良，晋升繁杂芯片及体系的不变性。

之前只有少数公司可以或许高不变性的HPC产物，如今，新思科技的芯片生命周期治理解决方案（Silicon Lifecycle Management, SLM）可以将芯片设计、测实验证、制造与部署的每个阶段所孕育发生的年夜量数据加以毗连并整合到同一平台举行阐发，优化包括芯片机能、速率、量产良率、品质管控以和上市时间等主要焦点指标，从而帮忙更多公司设计出机能更精彩、不变性更佳、具备差异化上风的芯片产物。

芯片市场的变化，给EDA公司带来了更多的挑战，尤其是于HPC及数据中央如许对于机能、延迟、不变性要求更为苛刻的范畴，想要解决愈来愈繁杂的体系级挑战，只有从体系级出发，提供端到真个解决方案才能更好地应答日趋繁杂的设计挑战。

HPC的运用早已经再也不局限于少数运用范畴，愈来愈多的HPC及数据中央的差异化需求之下，一旦硬件的能力跟上运用需求，HPC市场将于短期内突变。新思科技是让这场厘革的最好助攻，于充实相识客户需求，洞见市场的基础上，率先结构，提供周全的产物，着眼当下也面向将来。雷峰网雷峰网(公家号：雷峰网)

雷峰网原创文章，未经授权禁止转载。详情见转载须知。